Ang semiconductor packaging ay umunlad mula sa tradisyonal na mga disenyo ng 1D PCB patungo sa makabagong 3D hybrid bonding sa antas ng wafer. Ang pagsulong na ito ay nagbibigay-daan sa interconnect spacing sa single-digit micron range, na may bandwidth na hanggang 1000 GB/s, habang pinapanatili ang mataas na kahusayan sa enerhiya. Sa kaibuturan ng mga advanced na teknolohiya ng semiconductor packaging ay ang 2.5D packaging (kung saan ang mga bahagi ay magkakatabi sa isang intermediary layer) at 3D packaging (na kinabibilangan ng patayong pagpapatong ng mga aktibong chip). Ang mga teknolohiyang ito ay mahalaga para sa kinabukasan ng mga HPC system.
Ang teknolohiya ng 2.5D packaging ay kinabibilangan ng iba't ibang materyales ng intermediary layer, bawat isa ay may kanya-kanyang bentahe at disbentahe. Ang mga Silicon (Si) intermediary layer, kabilang ang mga fully passive silicon wafer at localized silicon bridge, ay kilala sa pagbibigay ng pinakamahusay na kakayahan sa pag-wiring, na ginagawa itong mainam para sa high-performance computing. Gayunpaman, ang mga ito ay magastos sa mga tuntunin ng mga materyales at paggawa at nahaharap sa mga limitasyon sa lugar ng packaging. Upang mabawasan ang mga isyung ito, ang paggamit ng mga localized silicon bridge ay tumataas, na estratehikong gumagamit ng silicon kung saan ang mahusay na paggana ay kritikal habang tinutugunan ang mga limitasyon sa lugar.
Ang mga organikong intermediary layer, gamit ang fan-out molded plastics, ay mas matipid na alternatibo sa silicon. Mayroon silang mas mababang dielectric constant, na nagbabawas sa RC delay sa pakete. Sa kabila ng mga bentaheng ito, nahihirapan ang mga organikong intermediary layer na makamit ang parehong antas ng pagbawas ng interconnect feature gaya ng silicon-based packaging, na naglilimita sa kanilang paggamit sa mga high-performance computing application.
Nakakuha ng malaking interes ang mga glass intermediary layer, lalo na kasunod ng kamakailang paglulunsad ng Intel ng glass-based test vehicle packaging. Nag-aalok ang salamin ng ilang bentahe, tulad ng adjustable coefficient of thermal expansion (CTE), mataas na dimensional stability, makinis at patag na mga ibabaw, at ang kakayahang suportahan ang paggawa ng panel, na ginagawa itong isang promising candidate para sa mga intermediary layer na may mga kakayahan sa pag-wire na maihahambing sa silicon. Gayunpaman, bukod sa mga teknikal na hamon, ang pangunahing disbentaha ng mga glass intermediary layer ay ang hindi pa ganap na ecosystem at kasalukuyang kakulangan ng malawakang kapasidad sa produksyon. Habang tumatanda ang ecosystem at bumubuti ang mga kakayahan sa produksyon, ang mga teknolohiyang nakabatay sa salamin sa semiconductor packaging ay maaaring makakita ng karagdagang paglago at pag-aampon.
Sa usapin ng teknolohiya ng 3D packaging, ang Cu-Cu bump-less hybrid bonding ay nagiging isang nangungunang makabagong teknolohiya. Nakakamit ng makabagong pamamaraan na ito ang mga permanenteng interkoneksyon sa pamamagitan ng pagsasama-sama ng mga dielectric na materyales (tulad ng SiO2) sa mga naka-embed na metal (Cu). Ang Cu-Cu hybrid bonding ay maaaring makamit ang mga espasyo na mas mababa sa 10 microns, kadalasan sa single-digit micron range, na kumakatawan sa isang makabuluhang pagpapabuti kumpara sa tradisyonal na teknolohiya ng micro-bump, na may mga bump spacing na humigit-kumulang 40-50 microns. Kabilang sa mga bentahe ng hybrid bonding ang mas mataas na I/O, pinahusay na bandwidth, pinahusay na 3D vertical stacking, mas mahusay na power efficiency, at nabawasang parasitic effects at thermal resistance dahil sa kawalan ng bottom filling. Gayunpaman, ang teknolohiyang ito ay kumplikado sa paggawa at may mas mataas na gastos.
Saklaw ng mga teknolohiya ng 2.5D at 3D packaging ang iba't ibang pamamaraan ng packaging. Sa 2.5D packaging, depende sa pagpili ng mga materyales ng intermediary layer, maaari itong ikategorya sa silicon-based, organic-based, at glass-based intermediary layer, gaya ng ipinapakita sa larawan sa itaas. Sa 3D packaging, ang pag-unlad ng micro-bump technology ay naglalayong bawasan ang mga sukat ng espasyo, ngunit ngayon, sa pamamagitan ng pag-aampon ng hybrid bonding technology (isang direktang paraan ng koneksyon ng Cu-Cu), makakamit ang mga sukat ng espasyo na single-digit, na nagmamarka ng makabuluhang pag-unlad sa larangan.
**Mga Pangunahing Trend sa Teknolohiya na Dapat Bantayan:**
1. **Mas Malaking Lugar ng Intermediary Layer:** Nauna nang hinulaan ng IDTechEx na dahil sa kahirapan ng mga silicon intermediary layer na lumalagpas sa 3x na limitasyon sa laki ng reticle, ang mga 2.5D silicon bridge solution ay malapit nang papalit sa mga silicon intermediary layer bilang pangunahing pagpipilian para sa pag-iimpake ng mga HPC chip. Ang TSMC ay isang pangunahing supplier ng 2.5D silicon intermediary layer para sa NVIDIA at iba pang nangungunang HPC developer tulad ng Google at Amazon, at kamakailan ay inanunsyo ng kumpanya ang malawakang produksyon ng unang henerasyon nitong CoWoS_L na may 3.5x na laki ng reticle. Inaasahan ng IDTechEx na magpapatuloy ang trend na ito, na may karagdagang mga pagsulong na tatalakayin sa ulat nito na sumasaklaw sa mga pangunahing manlalaro.
2. **Panel-Level Packaging:** Ang panel-level packaging ay naging isang mahalagang pokus, gaya ng itinampok sa 2024 Taiwan International Semiconductor Exhibition. Ang pamamaraang ito ng packaging ay nagbibigay-daan para sa paggamit ng mas malalaking intermediary layer at nakakatulong na mabawasan ang mga gastos sa pamamagitan ng paggawa ng mas maraming pakete nang sabay-sabay. Sa kabila ng potensyal nito, ang mga hamong tulad ng warpage management ay kailangan pa ring tugunan. Ang pagtaas ng katanyagan nito ay sumasalamin sa lumalaking pangangailangan para sa mas malaki at mas cost-effective na intermediary layer.
3. **Mga Patong na Pamamagitan ng Salamin:** Ang salamin ay umuusbong bilang isang matibay na kandidatong materyal para sa pagkamit ng pinong mga kable, maihahambing sa silicon, na may mga karagdagang bentahe tulad ng adjustable CTE at mas mataas na pagiging maaasahan. Ang mga patong na pamamagitan ng salamin ay tugma rin sa mga packaging sa antas ng panel, na nag-aalok ng potensyal para sa mga high-density na kable sa mas madaling pamahalaang mga gastos, na ginagawa itong isang promising na solusyon para sa mga teknolohiya sa packaging sa hinaharap.
4. **HBM Hybrid Bonding:** Ang 3D copper-copper (Cu-Cu) hybrid bonding ay isang mahalagang teknolohiya para sa pagkamit ng ultra-fine pitch vertical interconnections sa pagitan ng mga chips. Ang teknolohiyang ito ay ginamit na sa iba't ibang high-end na produkto ng server, kabilang ang AMD EPYC para sa mga stacked SRAM at CPU, pati na rin ang MI300 series para sa pag-stack ng mga CPU/GPU block sa mga I/O die. Inaasahang gaganap ang hybrid bonding ng mahalagang papel sa mga pagsulong ng HBM sa hinaharap, lalo na para sa mga DRAM stack na lumalagpas sa 16-Hi o 20-Hi layer.
5. **Mga Co-Packaged Optical Device (CPO):** Dahil sa lumalaking pangangailangan para sa mas mataas na data throughput at power efficiency, ang optical interconnect technology ay nakakuha ng malaking atensyon. Ang mga co-packaged optical device (CPO) ay nagiging isang mahalagang solusyon para sa pagpapahusay ng I/O bandwidth at pagbabawas ng pagkonsumo ng enerhiya. Kung ikukumpara sa tradisyonal na electrical transmission, ang optical communication ay nag-aalok ng ilang mga bentahe, kabilang ang mas mababang signal attenuation sa malalayong distansya, nabawasang crosstalk sensitivity, at makabuluhang pagtaas ng bandwidth. Ang mga bentaheng ito ay ginagawang isang mainam na pagpipilian ang CPO para sa mga data-intensive at energy-efficient na HPC system.
**Mga Pangunahing Merkado na Dapat Bantayan:**
Ang pangunahing merkado na nagtutulak sa pag-unlad ng mga teknolohiya ng 2.5D at 3D packaging ay walang alinlangan na ang sektor ng high-performance computing (HPC). Ang mga advanced na pamamaraan ng packaging na ito ay mahalaga para malampasan ang mga limitasyon ng Moore's Law, na nagbibigay-daan sa mas maraming transistor, memorya, at mga interkoneksyon sa loob ng isang pakete. Ang decomposition ng mga chip ay nagbibigay-daan din para sa pinakamainam na paggamit ng mga process node sa pagitan ng iba't ibang functional block, tulad ng paghihiwalay ng mga I/O block mula sa mga processing block, na lalong nagpapahusay sa kahusayan.
Bukod sa high-performance computing (HPC), inaasahang magkakaroon din ng paglago ang iba pang mga merkado sa pamamagitan ng pag-aampon ng mga advanced na teknolohiya sa packaging. Sa mga sektor ng 5G at 6G, ang mga inobasyon tulad ng mga packaging antenna at mga makabagong solusyon sa chip ang huhubog sa kinabukasan ng mga arkitektura ng wireless access network (RAN). Makikinabang din ang mga autonomous na sasakyan, dahil sinusuportahan ng mga teknolohiyang ito ang pagsasama ng mga sensor suite at computing unit upang maproseso ang malalaking halaga ng data habang tinitiyak ang kaligtasan, pagiging maaasahan, pagiging siksik, pamamahala ng kuryente at thermal, at pagiging epektibo sa gastos.
Ang mga consumer electronics (kabilang ang mga smartphone, smartwatch, AR/VR device, PC, at workstation) ay lalong nakatuon sa pagproseso ng mas maraming data sa mas maliliit na espasyo, sa kabila ng mas malaking diin sa gastos. Ang mga advanced semiconductor packaging ay gaganap ng mahalagang papel sa trend na ito, bagama't ang mga pamamaraan ng packaging ay maaaring naiiba sa mga ginagamit sa HPC.
Oras ng pag-post: Oktubre-07-2024