Ang Semiconductor Packaging ay nagbago mula sa tradisyonal na disenyo ng 1D PCB hanggang sa pagputol ng 3D na hybrid na bonding sa antas ng wafer. Ang pagsulong na ito ay nagbibigay-daan sa interconnect spacing sa solong-digit na saklaw ng micron, na may mga bandwidth ng hanggang sa 1000 GB/s, habang pinapanatili ang mataas na kahusayan ng enerhiya. Sa core ng mga advanced na teknolohiya ng packaging ng semiconductor ay 2.5D packaging (kung saan ang mga sangkap ay inilalagay sa tabi -tabi sa isang intermediary layer) at 3D packaging (na nagsasangkot ng patayo na pag -stack ng mga aktibong chips). Ang mga teknolohiyang ito ay mahalaga para sa hinaharap ng mga sistema ng HPC.
Ang teknolohiya ng packaging ng 2.5D ay nagsasangkot ng iba't ibang mga materyales sa intermediary layer, bawat isa ay may sariling mga pakinabang at kawalan. Ang mga layer ng intermediary ng Silicon (SI), kabilang ang ganap na passive silikon na mga wafer at naisalokal na mga tulay ng silikon, ay kilala para sa pagbibigay ng mga pinakamahusay na kakayahan sa mga kable, na ginagawang perpekto para sa high-performance computing. Gayunpaman, magastos ang mga ito sa mga tuntunin ng mga materyales at mga limitasyon sa pagmamanupaktura at mukha sa lugar ng packaging. Upang mabawasan ang mga isyung ito, ang paggamit ng mga naisalokal na tulay ng silikon ay tumataas, madiskarteng gumagamit ng silikon kung saan kritikal ang pag -andar habang tinutugunan ang mga hadlang sa lugar.
Ang mga organikong intermediary layer, gamit ang mga fan-out na may hulma na plastik, ay isang mas mahusay na alternatibong alternatibo sa silikon. Mayroon silang isang mas mababang dielectric na pare -pareho, na binabawasan ang pagkaantala ng RC sa package. Sa kabila ng mga pakinabang na ito, ang mga organikong intermediary layer ay nagpupumilit upang makamit ang parehong antas ng pagbawas ng tampok na interconnect bilang packaging na batay sa silikon, na nililimitahan ang kanilang pag-aampon sa mga application na may mataas na pagganap.
Ang mga layer ng tagapamagitan ng salamin ay nakakuha ng makabuluhang interes, lalo na ang pagsunod sa kamakailan-lamang na paglulunsad ng Intel ng baso na batay sa salamin na pagsubok sa pagsubok. Nag -aalok ang salamin ng maraming mga pakinabang, tulad ng adjustable coefficient ng thermal expansion (CTE), mataas na dimensional na katatagan, makinis at patag na ibabaw, at ang kakayahang suportahan ang pagmamanupaktura ng panel, ginagawa itong isang promising na kandidato para sa mga tagapamagitan na mga layer na may mga kakayahan sa mga kable na maihahambing sa silikon. Gayunpaman, bukod sa mga hamon sa teknikal, ang pangunahing disbentaha ng mga layer ng tagapamagitan ng salamin ay ang wala pa sa ekosistema at kasalukuyang kakulangan ng malaking kapasidad ng produksyon. Habang ang ekosistema ay tumatanda at mga kakayahan sa paggawa ay nagpapabuti, ang mga teknolohiya na batay sa salamin sa semiconductor packaging ay maaaring makakita ng karagdagang paglago at pag-aampon.
Sa mga tuntunin ng teknolohiya ng 3D packaging, ang Cu-Cu bump-less hybrid bonding ay nagiging isang nangungunang makabagong teknolohiya. Ang advanced na pamamaraan na ito ay nakakamit ng permanenteng magkakaugnay sa pamamagitan ng pagsasama ng mga dielectric na materyales (tulad ng SIO2) na may mga naka -embed na metal (CU). Ang Cu-Cu hybrid bonding ay maaaring makamit ang mga spacings sa ibaba ng 10 microns, karaniwang sa solong-digit na saklaw ng micron, na kumakatawan sa isang makabuluhang pagpapabuti sa tradisyonal na teknolohiya ng micro-bump, na may mga paga spacings na halos 40-50 microns. Ang mga bentahe ng hybrid bonding ay may kasamang pagtaas ng I/O, pinahusay na bandwidth, pinabuting 3D vertical stacking, mas mahusay na kahusayan ng kuryente, at nabawasan ang mga epekto ng parasitiko at thermal resistance dahil sa kawalan ng ilalim na pagpuno. Gayunpaman, ang teknolohiyang ito ay kumplikado sa paggawa at may mas mataas na gastos.
Ang mga teknolohiya ng 2.5D at 3D packaging ay sumasaklaw sa iba't ibang mga diskarte sa packaging. Sa 2.5D packaging, depende sa pagpili ng mga intermediary layer na materyales, maaari itong ikinategorya sa batay sa silikon, batay sa organikong, at mga layer na batay sa baso, tulad ng ipinapakita sa figure sa itaas. Sa 3D packaging, ang pag-unlad ng teknolohiyang micro-bump ay naglalayong bawasan ang mga sukat ng spacing, ngunit ngayon, sa pamamagitan ng pag-ampon ng teknolohiyang hybrid bonding (isang direktang pamamaraan ng koneksyon ng Cu-Cu), maaaring makamit ang mga solong digit na spacing dimensions, na nagmamarka ng makabuluhang pag-unlad sa larangan.
** Pangunahing Teknolohiya na Mga Tren na Panoorin: **
1. ** Mas malaking mga lugar ng layer ng intermediary: ** Idtechex dati nang hinulaang dahil sa kahirapan ng mga layer ng intermediary ng silikon na lumampas sa isang limitasyong 3x reticle na limitasyon, ang 2.5D silikon na mga solusyon sa tulay ay malapit nang palitan ang mga silikon na intermediary layer bilang pangunahing pagpipilian para sa mga packaging HPC chips. Ang TSMC ay isang pangunahing tagapagtustos ng 2.5D silikon na intermediary layer para sa NVIDIA at iba pang nangungunang mga developer ng HPC tulad ng Google at Amazon, at kamakailan ay inihayag ng kumpanya ang mass production ng first-generation cowos_l na may sukat na 3.5x reticle. Inaasahan ng IDTechex na magpapatuloy ang kalakaran na ito, na may karagdagang mga pagsulong na tinalakay sa ulat nito na sumasaklaw sa mga pangunahing manlalaro.
2. ** Panel-level packaging: ** Panel-level packaging ay naging isang makabuluhang pokus, tulad ng naka-highlight sa 2024 Taiwan International Semiconductor Exhibition. Ang pamamaraan ng packaging na ito ay nagbibigay -daan para sa paggamit ng mas malaking intermediary layer at tumutulong na mabawasan ang mga gastos sa pamamagitan ng paggawa ng mas maraming mga pakete nang sabay -sabay. Sa kabila ng potensyal nito, ang mga hamon tulad ng pamamahala ng warpage ay kailangan pa ring matugunan. Ang pagtaas ng katanyagan nito ay sumasalamin sa lumalagong demand para sa mas malaki, mas epektibong mga layer ng intermediary.
3. ** Glass Intermediary Layer: ** Ang baso ay umuusbong bilang isang malakas na materyal na kandidato para sa pagkamit ng pinong mga kable, maihahambing sa silikon, na may karagdagang mga pakinabang tulad ng nababagay na CTE at mas mataas na pagiging maaasahan. Ang mga layer ng tagapamagitan ng salamin ay katugma din sa panel-level packaging, na nag-aalok ng potensyal para sa mga kable na may mataas na density sa mas pinamamahalaan na mga gastos, ginagawa itong isang promising solution para sa mga teknolohiya sa pag-iimpake sa hinaharap.
4. ** HBM Hybrid Bonding: ** 3D Copper-Copper (Cu-Cu) Ang Hybrid Bonding ay isang pangunahing teknolohiya para sa pagkamit ng ultra-fine pitch vertical interconnections sa pagitan ng mga chips. Ang teknolohiyang ito ay ginamit sa iba't ibang mga produktong high-end server, kabilang ang AMD EPYC para sa nakasalansan na mga SRAM at CPU, pati na rin ang serye ng MI300 para sa pag-stack ng mga bloke ng CPU/GPU sa I/O namatay. Ang Hybrid bonding ay inaasahan na maglaro ng isang mahalagang papel sa hinaharap na pagsulong ng HBM, lalo na para sa mga stacks ng DRAM na lumampas sa 16-HI o 20-HI na mga layer.
5. ** Mga co-package na optical na aparato (CPO): ** Sa lumalagong demand para sa mas mataas na data throughput at kahusayan ng kuryente, ang optical interconnect na teknolohiya ay nakakuha ng malaking pansin. Ang mga co-package na optical na aparato (CPO) ay nagiging isang pangunahing solusyon para sa pagpapahusay ng I/O bandwidth at pagbabawas ng pagkonsumo ng enerhiya. Kung ikukumpara sa tradisyonal na paghahatid ng kuryente, ang optical na komunikasyon ay nag -aalok ng maraming mga pakinabang, kabilang ang mas mababang signal attenuation sa mahabang distansya, nabawasan ang pagiging sensitibo ng crosstalk, at makabuluhang nadagdagan ang bandwidth. Ang mga pakinabang na ito ay ginagawang isang mainam na pagpipilian ng CPO para sa data-intensive, mahusay na enerhiya na HPC system.
** Mga pangunahing merkado upang panoorin: **
Ang pangunahing merkado sa pagmamaneho ng pagbuo ng 2.5D at 3D packaging na teknolohiya ay walang alinlangan na sektor ng high-performance computing (HPC). Ang mga advanced na pamamaraan ng packaging na ito ay mahalaga para sa pagtagumpayan ng mga limitasyon ng batas ng Moore, na nagpapagana ng higit pang mga transistor, memorya, at mga magkakaugnay sa loob ng isang solong pakete. Ang agnas ng mga chips ay nagbibigay -daan din para sa pinakamainam na paggamit ng mga proseso ng node sa pagitan ng iba't ibang mga bloke ng pag -andar, tulad ng paghihiwalay ng mga bloke ng I/O mula sa pagproseso ng mga bloke, karagdagang pagpapahusay ng kahusayan.
Bilang karagdagan sa high-performance computing (HPC), ang iba pang mga merkado ay inaasahan din na makamit ang paglaki sa pamamagitan ng pag-ampon ng mga advanced na teknolohiya ng packaging. Sa mga sektor ng 5G at 6G, ang mga pagbabago tulad ng mga antenna ng packaging at mga solusyon sa pagputol ng chip ay ihuhubog ang hinaharap ng mga arkitektura ng Wireless Access Network (RAN). Makikinabang din ang mga autonomous na sasakyan, dahil sinusuportahan ng mga teknolohiyang ito ang pagsasama ng mga sensor ng sensor at mga yunit ng computing upang maproseso ang malaking halaga ng data habang tinitiyak ang kaligtasan, pagiging maaasahan, compactness, kapangyarihan at pamamahala ng thermal, at pagiging epektibo.
Ang mga elektronikong consumer (kabilang ang mga smartphone, smartwatches, mga aparato ng AR/VR, PC, at mga workstation) ay lalong nakatuon sa pagproseso ng mas maraming data sa mas maliit na mga puwang, sa kabila ng isang mas malaking diin sa gastos. Ang advanced na semiconductor packaging ay maglaro ng isang pangunahing papel sa kalakaran na ito, bagaman ang mga pamamaraan ng packaging ay maaaring magkakaiba sa mga ginamit sa HPC.
Oras ng Mag-post: OCT-07-2024